1. 项目概述从“电源噪声”到“芯片静音”的关键一步在任何一个电子系统里电源就像是整个系统的“血液系统”。我们总希望供给芯片的电压是纯净、稳定的直流就像我们希望血液里没有杂质一样。但现实很骨感无论是开关电源DC-DC的开关噪声还是线性稳压器LDO自身的热噪声亦或是板上其他高速数字电路比如CPU、DDR工作时产生的瞬态电流在电源路径阻抗上形成的压降都会让这个“直流”上叠加各种频率的“纹波”或“噪声”。这些不干净的成分如果直接灌进芯片的模拟电路、射频前端或者高精度ADC的供电引脚轻则导致信号信噪比下降、测量精度失准重则引起系统逻辑误判、通信中断。而PSRR这个常被写在芯片数据手册显眼位置却又容易被新手工程师忽略的参数正是衡量一颗芯片能否在这种“嘈杂”的电源环境下保持“内心平静”、稳定工作的核心能力指标。简单来说电源纹波抑制比描述的是当芯片的电源引脚上存在一个特定频率的交流扰动纹波时芯片内部电路通常是其输出如运放的输出电压、LDO的输出电压、ADC的转换结果等对这个扰动的抑制能力。它是一个比值通常用分贝dB表示数值越大说明芯片对电源噪声的免疫力越强。理解PSRR不仅仅是读懂数据手册上的一个曲线图更是进行稳健电源设计、排查疑难杂症比如系统底噪莫名增高、ADC读数跳动的必备技能。无论你是正在选型的硬件工程师、进行仿真的IC设计者还是深入测试的验证人员吃透PSRR都能让你在设计时更有底气在调试时更快定位问题。2. PSRR的核心原理与深度解析2.1 PSRR的定义与数学表达PSRR的全称是Power Supply Rejection Ratio中文常译为电源抑制比或电源纹波抑制比。其定义非常直接芯片输出端的变化量与电源输入端的变化量之比再取对数。通常我们关注的是交流小信号情况下的抑制能力。对于运算放大器、线性稳压器等器件PSRR最常用的定义是PSRR(f) 20 * log10(ΔVdd / ΔVout)其中ΔVdd是施加在电源引脚上的交流纹波电压的幅度。ΔVout是由于该电源纹波引起的输出端电压变化的幅度。(f)强调PSRR是频率的函数不同频率的噪声芯片的抑制能力天差地别。举个例子如果我们在某颗运放的Vcc引脚注入一个幅度为100mV、频率为1kHz的正弦纹波测量其输出端产生的同频纹波幅度为1mV。那么这颗运放在1kHz频率下的PSRR就是20*log10(100mV / 1mV) 40 dB。这意味着电源上的噪声被衰减了100倍40dB对应100倍电压比才传递到输出。注意这个定义是“正向”的即“电源扰动导致输出扰动”。有些数据手册特别是关于基准电压源Voltage Reference的可能会使用“反向”定义PSRR 20*log10(ΔVout / ΔVdd)此时数值为负且绝对值越大抑制越好。阅读手册时务必看清其定义和坐标轴标注。2.2 PSRR的频率特性一张揭示芯片“听觉”范围的图谱PSRR不是一个固定值这是理解它的关键。几乎所有芯片的PSRR都随频率升高而恶化。我们可以把PSRR随频率变化的曲线图想象成芯片的“噪声听觉频谱”。低频段通常10Hz到几百HzPSRR通常很高可能达到80dB甚至120dB以上。这意味着芯片对电源上的低频波动如工频干扰、温度漂移引起的缓慢变化有极强的抑制能力。这部分性能主要依赖于芯片内部电路本身的共模抑制能力、反馈环路的直流增益。中频段几百Hz到几十kHzPSRR开始以大约-20dB/十倍频程的斜率下降。这个阶段内部补偿电容、寄生电容的影响开始显现环路增益随频率升高而降低抑制能力随之减弱。高频段100kHzPSRR会急剧下降在1MHz到10MHz区域可能降至0dB甚至更低负值意味着噪声被放大。在这个频段电源噪声几乎可以无衰减地、甚至通过内部寄生路径耦合到输出。此时芯片内部的电路布局、引线键合电感、封装寄生参数成为了主导因素。为什么高频PSRR会变差甚至为负想象一下高频噪声信号波长很短它不再老老实实走我们设计的电源路径。它会通过芯片内部晶体管极间电容、电源与地平面之间的寄生电容以及封装引脚间的耦合直接“窜”到敏感的信号节点上。这种“容性耦合”或“感性耦合”路径是反馈环路无法校正的因此PSRR会失效。更糟糕的是某些内部节点可能在高频下形成谐振反而放大了特定频率的噪声。2.3 影响PSRR的关键因素从晶体管到封装内部电路架构这是根本。一个精心设计的带隙基准源其核心电路的对称性和反馈深度直接决定了低频PSRR。运放的输入级差分对匹配度、电流镜的精度都影响其共模抑制比CMRR而PSRR在低频下往往与CMRR强相关。环路增益与带宽对于LDO或任何带反馈的电路开环增益越高对电源扰动的纠正能力越强低频PSRR越好。增益带宽积GBW则决定了PSRR开始下降的拐点频率。GBW越大PSRR保持高值的频率范围越宽。内部补偿与频率响应补偿网络的设计决定了环路的稳定性也塑造了PSRR曲线的形状。为了稳定性而引入的主极点往往是导致PSRR在中频段开始下降的主要原因。寄生参数片上寄生电源线到敏感信号线的寄生电容、衬底耦合等。封装寄生键合线电感、引脚间电容、封装内的电源/地环路电感。这些是高频PSRR的“杀手”。一个封装不良的芯片其高频PSRR可能比裸片测试结果差几十个dB。外部条件负载电流对于LDOPSRR会随着负载电流变化而变化通常在中等负载时最佳轻载和重载时都可能变差。输入输出电压差对于LDO压差Dropout Voltage裕量越大调整管工作在线性区越充分PSRR通常越好。外部旁路电容这是工程师最能发挥主观能动性的地方。在电源引脚附近放置合适的去耦电容可以极大地改善高频段的PSRR。3. PSRR的测量方法与实战要点纸上得来终觉浅绝知此事要躬行。数据手册上的PSRR曲线是在特定条件下测得的你的实际应用环境可能完全不同。因此掌握测量方法至关重要。3.1 经典测量方案搭建最常用的方法是“注入法”。你需要以下设备网络分析仪或频谱分析仪跟踪源这是最精确的方法。网络分析仪的端口1输出一个扫频正弦波作为扰动信号通过一个注入网络加到直流电源上。直流电源提供芯片工作的静态偏置电压。注入网络耦合网络这是关键。它需要将交流扰动信号耦合到直流电源路径上同时阻止直流电源对信号源造成损坏。通常是一个串联的大电容隔直通交或一个变压器。被测器件DUT及测试板一个精心布局的评估板电源去耦电容要便于断开或调整。基本连接步骤将直流电源设置为芯片的额定工作电压如5V。构建注入网络。一个简单可靠的方案是使用一个10-100uF的电解电容或钽电容与一个50Ω电阻串联。网络分析仪的端口1通过这个RC网络注入到直流电源的输出端。电容隔直电阻用于匹配和限流。直流电源的输出端已叠加交流扰动连接到DUT的电源引脚。网络分析仪的端口2连接到DUT的输出端测量输出端的交流响应。设置网络分析仪进行S21传输参数测量或更直接的使用“比率”测量功能测量Vout/Vin。这样直接得到的幅频响应曲线就是PSRR(f)曲线需注意符号通常取反即为PSRR正值。3.2 实操中的“坑”与技巧坑1注入网络引入的误差。那个串联的隔直电容本身就有频率响应。在低频段如100Hz大电容的阻抗可能还不够低导致注入的扰动信号幅度严重衰减测出的PSRR虚高。技巧在测试低频点时可以换用更大容值的电容或者直接使用带有直流偏置输入功能的网络分析仪省去外部耦合电容。坑2测量设备的底噪和动态范围。当PSRR很高时如100dB输出端的噪声信号可能已经接近分析仪的本底噪声。技巧提高注入信号的幅度但注意不要使芯片进入非线性区使用平均功能来降低随机噪声的影响。坑3测试板布局的灾难。糟糕的PCB布局会引入额外的寄生电感和耦合完全扭曲测量结果。技巧使用独立的、干净的电源层和地层。注入点和DUT电源引脚之间的走线尽可能短而粗。将DUT的输出测量点用同轴电缆直接引出避免长引线引入干扰。最关键的一点在测量高频PSRR时务必考虑是否要保留芯片电源引脚附近的典型去耦电容。如果你想测量芯片“本身”的PSRR可以移除这些电容如果你想评估“芯片典型去耦”整个系统的表现则需保留。这必须在报告中明确说明。坑4直流偏置的影响。PSRR可能随直流工作点变化。技巧测量应在芯片的典型工作条件下进行如额定电压、半载电流并记录这些条件。个人心得对于没有网络分析仪的情况可以用“信号发生器示波器”的土办法。信号发生器产生单频正弦波作为扰动通过注入网络叠加到直流电源上。用示波器两个通道分别测量电源引脚处的扰动幅度Ch1和输出端的残余扰动幅度Ch2利用示波器的数学运算功能计算比值再手动换算成dB。这个方法费时费力且精度和频率范围有限但用于关键频点比如你系统中开关电源的开关频率的快速验证是可行的。4. PSRR在芯片设计与选型中的核心应用理解了PSRR是什么以及如何测量最终目的是为了用好它。这体现在芯片设计和系统设计两个层面。4.1 对于IC设计者如何优化PSRR如果你是芯片设计师PSRR是你电路性能清单上的重要一项。优化方向明确提升低频PSRR核心在于提高内部关键模块如带隙基准、误差放大器的电源抑制能力。采用共源共栅Cascode结构、增加增益级、使用高阻抗负载都是有效手段。确保反馈环路在低频下有极高的开环增益。拓展高PSRR的频带这需要提高环路的单位增益带宽UGBW。在保证相位裕度的前提下采用更先进的补偿技术如前馈补偿、米勒补偿配合零点补偿来拓展带宽。压制高频PSRR恶化版图隔离将模拟电源域和数字电源域物理上分开使用保护环Guard Ring隔离噪声。片上解耦在芯片内部电源和地之间直接集成MOM金属-氧化物-金属电容或MOS电容为高频噪声提供最短的泄放路径。多电源引脚为模拟核心和输出级分别提供独立的电源引脚AVDD, DVDD从封装层面隔离噪声。选用低寄生封装如QFN、BGA封装比传统的SOP、DIP具有更低的引线电感和更好的电源/地分布。4.2 对于系统应用工程师如何根据PSRR选型与设计当你为你的项目选择一颗LDO给ADC供电或者选择一颗运放做传感器信号调理时PSRR数据手册该怎么看对标噪声频率首先分析你系统中最主要的电源噪声来源及其频率。如果是50Hz工频干扰看低频PSRR如100Hz。如果是开关电源的开关噪声几十kHz到几MHz重点看对应频点的PSRR。如果是数字电路如MCU、FPGA产生的宽带噪声需要关注PSRR在整个频带内的整体水平特别是1MHz以后的频段。建立系统噪声预算这是一个定量分析过程。步骤一估算或测量你的电源网络在关键频点上的噪声幅度V_noise_ps。步骤二从芯片数据手册中找到对应频点的PSRR值换算成衰减倍数A 10^(PSRR/20)。步骤三计算传递到芯片输出的噪声V_noise_out V_noise_ps / A。步骤四判断V_noise_out是否在你的系统可接受范围内例如要小于ADC的1个LSB对应的电压或小于信号最小分辨率的1/10。举例为一个16位ADC参考电压2.5V1LSB≈38μV供电。电源上存在一个300kHz、幅度为10mV的开关噪声。候选LDO在300kHz的PSRR为45dB。衰减倍数A 10^(45/20) ≈ 177.8输出噪声V_noise_out 10mV / 177.8 ≈ 56.2μV56.2μV 38μV这意味着该噪声本身就可能引起ADC输出码的1-2个LSB的跳动。如果系统要求极高精度这个LDO在此频点的PSRR可能不够需要考虑选择PSRR更高如60dB以上的型号或者在前级增加一个LC滤波器进一步衰减该频率噪声。活用外部去耦电容数据手册的PSRR曲线通常是在特定外部电容条件下测得的。你可以通过优化外部去耦网络来“定制”PSRR曲线。大容量电解/钽电容10-100μF主要对付低频噪声维持低频段电源稳定。陶瓷电容0.1μF, 0.01μF针对中高频噪声几百kHz到几十MHz。多个不同容值的陶瓷电容并联可以覆盖更宽的频段因为不同容值的电容其自谐振频率不同。超小容量陶瓷电容几十pF用于抑制超高频噪声100MHz。布局铁律小电容必须尽可能靠近芯片的电源和地引脚走线短而粗否则引线电感会使其在高频下失效。5. 典型问题排查与PSRR实战案例理论联系实际我们来看几个PSRR没处理好导致的典型问题及解决思路。5.1 案例一高精度ADC读数周期性跳动现象一个24位Σ-Δ ADC用于测量微弱直流信号读数总在最低几位不停跳动跳动频率约150kHz。系统使用一个开关频率为150kHz的DC-DC降压芯片为模拟部分供电后级跟了一个PSRR不错的LDO。排查用示波器查看LDO输出端直流很稳但能看到残留的150kHz纹波幅度约200μV。查阅ADC数据手册其模拟电源AVDD引脚在150kHz的PSRR为70dB。计算A10^(70/20)3162。这意味着如果AVDD上有200μV噪声传递到ADC内部的噪声仅为200μV/3162≈0.063μV远小于1个LSB对于5V参考24位ADC的1LSB约0.3μV理论上不应造成明显跳动。问题可能不在AVDD。转而检查ADC的**基准电压VREF**引脚。基准源通常由同一个LDO供电。测量基准芯片输入端的纹波同样是200μV。查阅基准源芯片手册其在150kHz的PSRR只有50dBA≈316。那么传递到基准输出的噪声为200μV/316≈0.63μV。这个0.63μV的基准噪声会直接比例放大到ADC的整个量程。对于5V量程它导致的误差折合到ADC码值上就会产生数个LSB的跳动。解决在基准电压芯片的输入引脚处增加一个LC滤波器如一个10Ω电阻串联一个10μF陶瓷电容专门针对150kHz频率进行衰减。实测将输入纹波从200μV降至20μV以下ADC读数立刻稳定下来。教训在高精度系统中不仅要关注主芯片的PSRR更要关注基准电压源的PSRR它往往是噪声传递的短板。5.2 案例二运放放大电路输出出现神秘高频毛刺现象一个用于放大麦克风信号的同相放大电路增益100倍输出在安静时有随机的高频毛刺。电路由干净的线性实验室电源供电。排查起初怀疑是电路自激或布局问题但检查反馈网络和布局均未发现明显异常。用近场探头探测发现当手靠近电路板上的微控制器MCU时毛刺增多。怀疑是MCU的数字噪声通过空间辐射耦合到了运放的输入端或电源。用示波器AC耦合档仔细观察运放正负电源引脚±5V。在MCU执行密集运算时在电源引脚上观察到了幅度约数mV、频率高达数十MHz的快速尖峰。查阅该运放数据手册其在10MHz以上的PSRR已经下降到10dB左右A≈3。这意味着电源上几mV的尖峰几乎可以原封不动地甚至被放大出现在输出端再经过100倍增益放大就成了明显的毛刺。解决加强电源滤波在运放的每个电源引脚到地之间并联一个0.1μF和一个1nF的陶瓷电容且必须紧贴引脚放置。1nF的小电容对抑制数十MHz的噪声至关重要。电源隔离为模拟运放电路使用独立的LDO供电与数字MCU的电源在源头分开。布局优化缩短运放输入端的走线并用地线包围减少拾取空间噪声的面积。教训对于高速或高增益运放高频PSRR往往比低频PSRR更重要。数字电路的开关噪声频谱很宽必须用紧贴引脚的小容量去耦电容来应对。5.3 PSRR相关常见问题速查表问题现象可能原因排查思路与解决方向ADC/DAC的精度达不到标称值读数跳动大1. 基准电压源PSRR不足电源噪声调制了基准。2. 模拟电源PSRR不足噪声直接进入信号链。1. 测量基准源输入/输出端的纹波。2. 为基准源增加RC/LC滤波。3. 选用PSRR更高的基准源或LDO。4. 检查模拟电源去耦电容是否齐全、布局是否合理。运放电路输出有固定频率的周期性噪声电源噪声频率与系统中某个开关频率DC-DC、PWM等吻合且运放在该频点PSRR不足。1. 用示波器查看运放电源引脚上的噪声频率和幅度。2. 计算噪声经过运放PSRR衰减后是否仍在输出端可见。3. 在电源路径上增加针对该频率的滤波器如LC陷波器。4. 考虑更换在该频点PSRR更高的运放。音频功放或CODEC出现“嘶嘶”白噪声或“嗡嗡”声1. “嗡嗡”声50/100Hz工频干扰低频PSRR不足或接地不良。2. “嘶嘶”声宽带噪声高频PSRR不足或去耦不良。1. 检查电源变压器屏蔽、整流滤波。2. 在模拟电源入口增加大容量电解电容。3. 在芯片电源引脚增加0.1μF和0.01μF陶瓷电容并联。4. 优化地线布局采用星型接地或单点接地。无线通信模块如Wi-Fi、蓝牙灵敏度下降误码率高电源噪声特别是数字部分噪声通过较差的PSRR耦合到射频电路的VCO或PA电源导致相位噪声恶化。1. 使用频谱分析仪观察射频电源线上的噪声频谱。2. 为射频模块的模拟和数字电源分别供电并使用磁珠或π型滤波器隔离。3. 确保射频部分电源引脚的去耦电容严格按照手册要求使用高频特性好的电容。系统在特定操作如LCD刷新、电机启动时出现异常复位或误动作大电流瞬态变化导致电源电压瞬间跌落Load Dump某些芯片如MCU、复位IC的PSRR不足以应对这种低频大幅扰动。1. 用示波器监控关键芯片电源引脚在瞬态事件时的电压波形。2. 增加电源路径的储能电容大容量电解电容。3. 在敏感芯片电源前端增加TVS或大电流稳压二极管进行钳位保护。理解并善用PSRR是区分普通电子爱好者和专业硬件工程师的一道分水岭。它要求我们不仅看到电路的静态工作点更要动态地、在频域里去思考电源与信号之间的相互作用。下次当你打开一份芯片数据手册时别只盯着增益、带宽和价格花一分钟看看它的PSRR曲线想想你的电源环境也许就能提前避免一个熬夜调试的夜晚。在实际项目中我习惯为系统中每一个关键模拟器件建立一个简单的“噪声传递”模型从源头估算噪声结合各环节的PSRR预估最终输出端的噪声水平这能在设计初期就发现潜在的兼容性问题。记住干净的电源不是偶然得来的而是通过对PSRR这类参数的理解和严谨设计换来的。
