本文分类:news发布日期:2026/6/12 4:32:21
打赏

相关文章

实战:从零构建IBIS模型(硬件信号完整性:一)

1. 什么是IBIS模型?从V/I曲线到高速信号仿真 我第一次接触IBIS模型是在做一个PCIe接口设计的时候。当时主板上的信号完整性出了问题,眼图完全睁不开,急需进行仿真分析。但尴尬的是,芯片厂商提供的只有SPICE模型,而我们…

Python底层认知地图:字节码、对象模型与名字空间

1. 这不是又一本“Python入门书”,而是一份给真实写代码的人准备的底层认知地图“Understanding Python: Part 1”这个标题乍看平平无奇,像极了某本被束之高阁的教材第一章。但如果你已经用Python写过至少三个月的真实项目——比如爬过几页带反爬的电商数…

【Rust】20-Rust 编译器架构与 MIR/LLVM 优化管线

Rust 编译器架构与 MIR/LLVM 优化管线 研究目标 建立 rustc 从源码到机器码的整体模型。理解 HIR、MIR、LLVM IR 分别解决什么问题。知道编译器优化与所有权检查之间的关系。 rustc 的总体流程 Rust 编译大致可以分为这些阶段: source-> tokens-> AST-> HI…

手机版浏览

扫一扫体验

微信公众账号

微信扫一扫加关注

返回
顶部