1. DM9000网络控制器基础认知DM9000是一款高度集成的以太网控制器芯片广泛应用于嵌入式系统中。作为一款10/100M自适应的物理层芯片它通过简单的总线接口与主控芯片连接特别适合在资源受限的嵌入式环境中使用。在WinCE5.0这类嵌入式操作系统中DM9000因其简洁的硬件设计和稳定的性能表现成为开发者的首选网络解决方案。这款芯片采用48引脚LQFP封装工作电压为3.3V支持IEEE 802.3u标准的100Base-TX和10Base-T规范。其内部结构主要包含MAC控制器、PHY收发器和SRAM缓冲区三大部分。MAC控制器负责数据帧的封装与解封装PHY实现物理层信号处理而8K字节的SRAM则用于数据包的临时存储。在硬件连接方面DM9000支持8位和16位两种总线宽度模式开发者可以根据主控芯片的接口特性灵活选择。芯片内部寄存器通过INDEX/DATA双端口机制访问这种设计既节省了地址线资源又保证了寄存器操作的便捷性。具体来说先向INDEX端口写入目标寄存器地址再通过DATA端口进行读写操作。提示在实际硬件设计中DM9000的物理层接口需要按照规范设计滤波电路特别是TX±和RX±差分信号线应保持严格的阻抗匹配否则可能导致网络连接不稳定或传输速率下降。2. DM9000寄存器架构详解2.1 寄存器访问机制DM9000采用独特的双端口访问机制通过两个I/O端口完成所有寄存器的读写操作。INDEX端口通常为基地址0用于指定目标寄存器地址DATA端口基地址1或基地址2则用于实际的数据传输。这种设计使得DM9000仅需2-3个I/O端口即可完成所有控制功能极大简化了硬件连接。访问8位寄存器时使用DATA端口18位模式访问16位寄存器时则使用DATA端口216位模式。需要注意的是某些寄存器仅支持8位访问强行使用16位模式可能导致未定义行为。在WinCE5.0驱动开发中通常会定义如下访问宏#define DM9K_IO_INDEX 0x00 #define DM9K_IO_DATA8 0x01 #define DM9K_IO_DATA16 0x02 void DM9K_WriteReg8(UINT8 reg, UINT8 val) { WRITE_PORT_UCHAR(DM9K_IO_INDEX, reg); WRITE_PORT_UCHAR(DM9K_IO_DATA8, val); } UINT8 DM9K_ReadReg8(UINT8 reg) { WRITE_PORT_UCHAR(DM9K_IO_INDEX, reg); return READ_PORT_UCHAR(DM9K_IO_DATA8); }2.2 关键寄存器功能分类DM9000的寄存器地址空间为0x00-0xFF按功能可分为以下几大类寄存器类别地址范围主要功能通用控制寄存器0x00-0x1F芯片使能、复位、中断控制等网络状态寄存器0x20-0x3F链路状态、收发错误统计等MAC控制寄存器0x40-0x5FMAC地址设置、流量控制等PHY控制寄存器0x60-0x7F自协商、速率/双工模式设置等收发缓冲区管理0x80-0xFF数据包指针、长度控制等在实际驱动开发中需要特别注意某些寄存器的访问顺序。例如修改MAC地址时需要先禁止TX/RX功能NCR寄存器完成MAC地址设置MAR寄存器组后再重新使能网络功能。3. 核心功能寄存器深度解析3.1 网络控制寄存器(NCR - 0x00)NCR是DM9000的总控制寄存器各位定义如下7 6 5 4 3 2 1 0 | | | | | | | | | | | | | | | --- RXEN: 接收使能(1开启) | | | | | | ------- TXEN: 发送使能(1开启) | | | | | ----------- LBK: 环回模式(具体模式由bit4决定) | | | | --------------- FCOL: 强制冲突检测(用于测试) | | | ------------------- FDX: 全双工模式(需PHY支持) | | ----------------------- WAKEEN: 唤醒事件使能 | --------------------------- Reserved ------------------------------- RST: 软件复位(自动清零)在WinCE5.0驱动初始化过程中典型的操作流程是置位RST位进行软复位等待至少10μs建议实际延迟1ms配置其他控制位最后使能RXEN和TXEN注意当修改MAC地址或重要网络参数时应先清除RXEN/TXEN位配置完成后再重新使能避免出现不可预知的收发异常。3.2 中断控制寄存器(ISR/IMR - 0xFE/0xFF)中断系统是DM9000驱动高效运行的关键。ISR(中断状态寄存器)和IMR(中断屏蔽寄存器)使用相同的位定义Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 | | | | | | | | | | | | | | | --- PRS: 数据包接收中断 | | | | | | ----------- PTS: 数据包发送中断 | | | | | ------------------- RXE: 接收错误中断 | | | | --------------------------- TXE: 发送错误中断 | | | ----------------------------------- OVW: 接收缓冲区溢出 | | ------------------------------------------- CRS: 载波信号丢失 | --------------------------------------------------- PTM: 数据包定时中断 ----------------------------------------------------------- LC: 链路状态变化在WinCE5.0驱动中中断处理通常遵循以下模式// 初始化时设置中断屏蔽 DM9K_WriteReg8(IMR, IMR_PRS | IMR_PTS | IMR_LC); // 中断服务例程 DWORD DM9K_ISR() { UINT8 isr DM9K_ReadReg8(ISR); // 必须立即清除中断标志 DM9K_WriteReg8(ISR, isr); if(isr ISR_PRS) { // 处理接收中断 HandleRxPacket(); } if(isr ISR_PTS) { // 处理发送完成中断 HandleTxComplete(); } if(isr ISR_LC) { // 处理链路状态变化 CheckLinkStatus(); } return 0; }4. PHY寄存器与网络状态监测4.1 PHY访问机制DM9000内置的PHY寄存器通过特定的MAC寄存器间接访问。主要涉及以下寄存器EPAR(0x1C)PHY寄存器地址EPDRL/EPDRH(0x1D-0x1E)PHY数据低/高字节EPCR(0x1B)PHY控制命令PHY读写操作流程示例// 读取PHY寄存器 UINT16 DM9K_ReadPHY(UINT8 reg) { DM9K_WriteReg8(EPAR, reg); // 设置PHY寄存器地址 DM9K_WriteReg8(EPCR, 0xC); // 触发读操作(bit31, bit21) while(DM9K_ReadReg8(EPCR) 0x1); // 等待操作完成 return (DM9K_ReadReg8(EPDRH)8) | DM9K_ReadReg8(EPDRL); } // 写入PHY寄存器 void DM9K_WritePHY(UINT8 reg, UINT16 val) { DM9K_WriteReg8(EPAR, reg); DM9K_WriteReg8(EPDRL, val 0xFF); DM9K_WriteReg8(EPDRH, val 8); DM9K_WriteReg8(EPCR, 0xA); // 触发写操作(bit31, bit20) while(DM9K_ReadReg8(EPCR) 0x1); // 等待操作完成 }4.2 关键PHY寄存器BMCR(0x00)基础控制寄存器bit15: Soft Resetbit12: 自协商使能bit8: 全双工bit6: 100Mbps模式BMSR(0x01)基础状态寄存器bit5: 自协商完成bit3: 链路状态bit2: Jabber检测bit1: 支持10M全双工PHYID1/PHYID2(0x02-0x03)PHY标识寄存器用于验证PHY通信是否正常在WinCE5.0驱动中网络状态监测通常通过定期轮询BMSR寄存器实现BOOL CheckLinkStatus() { UINT16 bmsr DM9K_ReadPHY(BMSR); if(bmsr 0x0004) { // 链路正常 UINT16 anlpar DM9K_ReadPHY(ANLPAR); if(anlpar 0x0100) { // 100Mbps模式 g_LinkSpeed 100; } else { // 10Mbps模式 g_LinkSpeed 10; } return TRUE; } return FALSE; }5. 数据收发缓冲区管理5.1 缓冲区结构DM9000内部包含16KB的SRAM分为接收缓冲区和发送缓冲区两部分。缓冲区通过两个指针寄存器管理MRCMDX(0xF0)接收缓冲区读指针自动递增MWCMD(0xF8)发送缓冲区写指针缓冲区操作需要注意以下几点接收缓冲区是环形结构当指针到达末尾时会自动回绕每次读取接收数据前应先读取1字节的包头01h表示有效数据接着读取2字节的数据长度小端格式最后读取实际数据内容5.2 数据收发流程典型的数据接收处理代码void HandleRxPacket() { UINT8 header DM9K_ReadReg8(MRCMDX); if(header ! 0x01) { // 无效数据包 return; } UINT16 len DM9K_ReadReg8(MRCMDX); len | DM9K_ReadReg8(MRCMDX) 8; // 确保长度合理 if(len 1600 || len 14) { // 异常处理 return; } // 读取数据 UINT8 *buf (UINT8*)LocalAlloc(LPTR, len); for(int i0; ilen; i) { buf[i] DM9K_ReadReg8(MRCMDX); } // 将数据传递给上层协议栈 NDIS_PROTOCOL_RECEIVE(...); LocalFree(buf); }数据发送流程则相对简单void SendPacket(UINT8 *data, UINT16 len) { // 等待发送缓冲区就绪 while((DM9K_ReadReg8(NSR) 0x02) 0); // 设置发送长度 DM9K_WriteReg8(TXPLH, len 8); DM9K_WriteReg8(TXPLL, len 0xFF); // 写入数据 for(int i0; ilen; i) { DM9K_WriteReg8(MWCMD, data[i]); } // 触发发送 DM9K_WriteReg8(TCR, 0x01); }6. WinCE5.0移植关键点6.1 驱动框架适配在WinCE5.0中DM9000驱动通常实现为NDIS小端口驱动。主要需要实现以下接口MiniportInitialize - 驱动初始化MiniportHalt - 驱动停止MiniportSend - 数据发送MiniportISR - 中断处理MiniportHandleInterrupt - 中断处理辅助初始化流程示例NDIS_STATUS MiniportInitialize(...) { // 1. 映射硬件I/O空间 g_IOBase (UINT8*)MmMapIoSpace(...); // 2. 硬件复位 DM9K_WriteReg8(NCR, 0x80); Sleep(1); // 3. 验证芯片ID if((DM9K_ReadReg8(VIDL) | (DM9K_ReadReg8(VIDH)8)) ! 0x9000 || (DM9K_ReadReg8(PIDL) | (DM9K_ReadReg8(PIDH)8)) ! 0x9000) { return NDIS_STATUS_FAILURE; } // 4. 初始化MAC地址 SetMACAddress(); // 5. 配置中断 DM9K_WriteReg8(IMR, IMR_PRS | IMR_PTS | IMR_LC); // 6. 使能收发 DM9K_WriteReg8(NCR, NCR_RXEN | NCR_TXEN); return NDIS_STATUS_SUCCESS; }6.2 中断处理优化WinCE5.0的中断处理有其特殊性需要注意在OAL层正确配置中断向量实现IST中断服务线程处理延迟敏感操作使用InterruptInitialize和InterruptDone API典型的中断处理框架// 中断服务线程 DWORD IST_Thread(LPVOID pParam) { while(!g_ExitThread) { if(WaitForSingleObject(g_hISREvent, INFINITE) WAIT_OBJECT_0) { // 禁用中断 DM9K_WriteReg8(IMR, 0); // 处理中断 UINT8 isr DM9K_ReadReg8(ISR); DM9K_WriteReg8(ISR, isr); if(isr ISR_PRS) HandleRxPacket(); if(isr ISR_PTS) HandleTxComplete(); if(isr ISR_LC) CheckLinkStatus(); // 重新使能中断 DM9K_WriteReg8(IMR, IMR_PRS | IMR_PTS | IMR_LC); InterruptDone(g_dwSysIntr); } } return 0; } // ISR处理函数 BOOL MiniportISR(PVOID pContext) { // 检查是否是我们的中断 UINT8 isr DM9K_ReadReg8(ISR); if(isr 0) return FALSE; // 触发IST SetEvent(g_hISREvent); return TRUE; }7. 调试技巧与常见问题7.1 硬件连接验证当驱动无法正常工作时建议按以下步骤排查验证电源测量VCC(3.3V)和VCCP(1.8V)是否稳定检查时钟使用示波器测量25MHz晶振输出测试复位信号复位时应保持低电平至少1μs验证总线连接特别是片选(CS#)和读写(CMD)信号7.2 软件调试技巧寄存器访问日志记录所有寄存器读写操作数据包捕获在驱动中实现原始数据包dump功能使用WinCE调试工具Platform Builder的Kernel DebuggerCETK网络测试工具Remote Performance Monitor7.3 常见问题解决方案问题1无法读取正确的芯片ID检查总线时序是否符合规格书要求验证I/O基地址是否正确映射尝试降低总线速度增加读写延迟问题2网络连接频繁断开检查PHY的自协商结果ANAR/ANLPAR寄存器验证物理层滤波电路设计调整PHY的CRS_DLY设置PHY特殊寄存器问题3数据包接收不完整检查接收缓冲区管理逻辑验证中断处理是否及时调整驱动接收线程优先级问题4发送性能低下优化发送缓冲区管理实现发送完成中断处理考虑使用NDIS发送队列在WinCE5.0的实际移植过程中我发现最容易忽视的是PHY的电源管理配置。某些硬件平台会在系统空闲时降低PHY的供电电压导致链路状态异常。解决方法是在驱动初始化时明确配置PHY的电源控制寄存器通常为PHY寄存器18h禁用节能模式。
