1. 从事件到波形eHRPWM动作限定器AQ模块的核心逻辑在电力电子和电机驱动的世界里PWM脉冲宽度调制信号就像是给功率开关下达的精确指令。我们通常知道改变PWM的占空比就能调节输出电压或电流但你是否想过这个“占空比”在芯片内部究竟是如何被精确“雕刻”出来的这背后一个名为“动作限定器”Action-Qualifier AQ的模块扮演着至关重要的角色。它不是简单地比较和输出而是一个基于事件的、高度可编程的“波形雕刻师”。想象一下你有一个不断循环计数的时钟时间基准计数器TBCNT以及几个你预设好的“闹钟”比较寄存器CMPA、CMPB以及周期值TBPRD和零值。动作限定器的工作就是监听这些“闹钟”响起的时刻即事件CTRCMPA, CTRCMPB, CTRPRD, CTR0并在响铃的瞬间对输出引脚EPWMxA和EPWMxB执行你预先设定好的动作拉高、拉低或者翻转。这种“事件驱动”的逻辑使得PWM波形的每一个边沿都变得可编程、可预测。AQ模块的技术价值远不止生成一个简单的方波。它允许你为计数器的递增和递减阶段分别设置不同的动作这是生成中心对称Up-Down模式PWM波形的关键。它还能独立控制两个输出通道轻松实现互补输出、带死区的驱动信号甚至是复杂的位置脉冲。无论是伺服驱动器里需要精确控制转矩和位置的PWM还是数字电源中需要调节电压的PWM亦或是逆变器中需要生成三相正弦波的马鞍波都离不开AQ模块对底层波形边沿的精细控制。理解AQ就是握住了打开高效、精准功率控制大门的钥匙。2. AQ模块架构与事件驱动模型详解2.1 模块定位与输入输出关系在eHRPWM的完整信号链中AQ模块处于承上启下的核心位置。它的上游是时间基准TB模块和计数器比较CC模块。TB模块产生核心的时基计数器TBCNT及其计数方向CTR_dir而CC模块则负责维护CMPA和CMPB这两个关键的比较值。AQ模块的输入正是这四个核心事件CTR PRD计数器达到周期值。CTR 0计数器归零。CTR CMPA计数器等于比较值A。CTR CMPB计数器等于比较值B。此外还有一个特殊的软件强制事件它不由计数器触发而是由程序直接写入特定寄存器来产生拥有最高的响应优先级用于紧急控制或特殊同步。AQ模块的输出动作直接作用于EPWMxA和EPWMxB这两个物理输出引脚在经过后续的死区DB、斩波PC等模块之前。它可以执行四种基本操作置高Set High将输出引脚驱动为高电平。拉低Clear Low将输出引脚驱动为低电平。翻转Toggle将输出引脚的电平状态取反。无操作Do Nothing保持引脚当前电平不变。需要注意的是“无操作”仅针对引脚动作该事件仍然可以触发中断供CPU处理。你可以把AQ模块想象成一个高度可编程的交叉开关矩阵。矩阵的输入端是上述几种事件输出端是对两个引脚的操作。通过配置寄存器你可以自由地将任意输入事件“连线”到任意输出动作上。例如你可以规定“当计数器在递增过程中等于CMPA时CAU事件将EPWMxA置高当计数器在递减过程中等于CMPA时CAD事件将EPWMxA拉低。” 这就构成了一个边沿对齐的PWM脉冲。2.2 核心控制寄存器解析对AQ模块的编程完全通过对一组寄存器的读写来完成。这些寄存器直接映射到内存地址没有影子寄存器Shadow Register意味着写入立即生效这要求操作时需格外注意时序。AQCTLA (Action-Qualifier Control Register For Output A)控制EPWMxA输出行为的核心寄存器。它是一个16位寄存器每2位组成一个字段分别对应一个特定事件发生时对EPWMxA执行的动作。AQCTLB (Action-Qualifier Control Register For Output B)控制EPWMxB输出行为的核心寄存器。其位域定义与AQCTLA完全一致实现了对两个输出的独立控制。以AQCTLA为例其关键位域通常如下分配具体位偏移需查阅芯片数据手册AQCTLA[1:0] (ZRO)配置当CTR0事件发生时对EPWMxA的动作。AQCTLA[3:2] (PRD)配置当CTRPRD事件发生时对EPWMxA的动作。AQCTLA[5:4] (CAU)配置当计数器递增且CTRCMPA事件发生时对EPWMxA的动作。AQCTLA[7:6] (CAD)配置当计数器递减且CTRCMPA事件发生时对EPWMxA的动作。AQCTLA[9:8] (CBU)配置当计数器递增且CTRCMPB事件发生时对EPWMxA的动作。AQCTLA[11:10] (CBD)配置当计数器递减且CTRCMPB事件发生时对EPWMxA的动作。每个2位字段的编码含义通常是00-无操作01-置高10-拉低11-翻转。AQCTLB的位域定义与之对称用于控制EPWMxB。AQSFRC (Action-Qualifier Software Force Register)软件强制寄存器。通过向该寄存器的特定位写1可以立即异步于TBCLK产生一个软件强制事件并指定其对EPWMxA/B的强制动作置高、拉低、翻转。这在需要立即改变输出状态如故障保护响应时非常有用。AQCSFRC (Action-Qualifier Continuous Software Force Control Register)连续软件强制控制寄存器。它可以配置一种“一次性”或“连续”的软件强制模式。在连续模式下写入的强制动作会持续生效直到被软件清除。这常用于测试或强制输出特定状态。注意软件强制事件拥有最高优先级会覆盖任何由计数器事件触发的动作。在使用后尤其是连续强制模式务必记得及时清除强制状态否则正常的PWM生成会被阻断。2.3 事件优先级机制与冲突处理一个关键问题是如果多个事件在同一时刻同一个TBCLK周期发生AQ模块听谁的例如在Up-Down计数模式下当计数器从TBPRD-1计数到TBPRD时会同时发生CTRPRD事件和计数方向从递增变为递减的变化。如果CTRPRD配置了动作同时CAD递减时等于CMPA事件也在此刻满足假设CMPA等于TBPRD就会产生冲突。AQ模块内置了一套固定的硬件优先级逻辑来解决此问题。其核心原则是“软件强制事件优先级最高其他事件的优先级与时间顺序和计数方向相关”。对于最常用的Up-Down计数模式优先级顺序如下1为最高软件强制事件CTR CMPB (递增时CBU)CTR CMPA (递增时CAU)CTR 0CTR CMPB (递减时CBD)CTR CMPA (递减时CAD)CTR PRD这个优先级列表揭示了设计上的一个精妙之处在计数器到达峰值TBPRD时CTRPRD事件的优先级最低。这确保了在对称PWM生成中基于比较值CMPA/CMPB的动作能够优先执行从而保证波形的对称性。当你需要基于周期事件做某些操作如触发ADC采样时通常应通过事件触发ET模块产生中断而不是在AQ模块用CTRPRD事件直接改变输出电平。对于递增计数模式事件种类减少优先级为软件强制 CTRPRDCBUCAUCTR0。 对于递减计数模式优先级为软件强制 CTR0CBDCADCTRPRD。理解优先级对于配置复杂波形至关重要。例如如果你希望在一个PWM周期内生成一个非常窄的脉冲这个脉冲的边沿由CMPA和CMPB定义但你又希望在周期结束时CTRPRD确保输出为低。如果CTRPRD的优先级高于CMPB那么它可能会覆盖掉由CMPB设定的动作导致脉冲形状异常。根据上述优先级在Up-Down模式下CTRPRD优先级最低因此不会覆盖比较事件这是安全的。3. 核心波形生成原理与配置实战理解了架构和寄存器我们进入实战环节。AQ模块的强大之处在于其灵活性可以通过不同的配置组合生成满足各种应用需求的PWM波形。下面我们通过几个最典型、最常用的配置案例来深入理解其配置逻辑。3.1 案例一递增计数非对称PWM边沿对齐这是最简单也是最常见的PWM模式常用于开关电源的Buck、Boost电路或简单的电机调速。波形特征PWM脉冲的一个边沿通常是上升沿固定在周期开始CTR0另一个边沿下降沿由比较值CMPA或CMPB控制。占空比 CMPA / (TBPRD 1)。配置思路时间基准TB配置设置为递增模式TBCTL.CTRMODE TB_UP。TBPRD设定为PWM周期对应的计数值。计数器比较CC配置将CMPA的装载模式设置为在CTR0时从影子寄存器装载到活动寄存器CMPCTL.LOADAMODE CC_CTR_ZERO。这样每个PWM周期开始时CMPA使用新值保证占空比更新同步避免毛刺。动作限定器AQ配置这是核心。在CTR0ZRO事件时将EPWMxA置高AQCTLA.ZRO AQ_SET。这固定了脉冲的上升沿。在计数器递增且等于CMPACAU事件时将EPWMxA拉低AQCTLA.CAU AQ_CLEAR。这由CMPA的值控制下降沿从而控制脉宽。对于CTRPRD事件通常配置为“无操作”AQCTLA.PRD AQ_NONE因为周期事件在递增模式下优先级高于CTR0如果在此处也设置动作会与ZRO事件冲突导致波形不稳定。寄存器配置示例 假设系统时钟SYSCLKOUT为100MHzTBCLK不分频即TBCLK100MHz欲生成一个10kHz的PWM占空比初始为50%。计算TBPRDPWM周期 1 / 10kHz 100us。TBCLK周期 1 / 100MHz 10ns。因此TBPRD 100us / 10ns - 1 9999。计算初始CMPA占空比50%则CMPA 9999 * 50% 4999.5取整为5000。关键寄存器配置EPwm1Regs.TBPRD 9999; // 设置周期值 EPwm1Regs.TBPHS.bit.TBPHS 0; // 相位清零 EPwm1Regs.TBCTR 0; // 计数器清零 EPwm1Regs.TBCTL.bit.CTRMODE TB_COUNT_UP; // 递增模式 EPwm1Regs.TBCTL.bit.PHSEN TB_DISABLE; // 禁用相位装载 EPwm1Regs.TBCTL.bit.PRDLD TB_SHADOW; // 周期寄存器使用影子模式 EPwm1Regs.TBCTL.bit.SYNCOSEL TB_SYNC_DISABLE; // 禁用同步输出 EPwm1Regs.TBCTL.bit.HSPCLKDIV TB_DIV1; // 高速时钟分频为1 EPwm1Regs.TBCTL.bit.CLKDIV TB_DIV1; // 时钟分频为1 EPwm1Regs.CMPA.bit.CMPA 5000; // 初始比较值A EPwm1Regs.CMPCTL.bit.SHDWAMODE CC_SHADOW; // CMPA使用影子寄存器 EPwm1Regs.CMPCTL.bit.LOADAMODE CC_CTR_ZERO; // 在CTR0时装载 EPwm1Regs.AQCTLA.bit.ZRO AQ_SET; // CTR0时置高 EPwm1Regs.AQCTLA.bit.CAU AQ_CLEAR; // 递增时CTRCMPA拉低 EPwm1Regs.AQCTLA.bit.PRD AQ_NONE; // 周期事件无操作运行时调整要改变占空比只需在安全时刻如CTR0中断服务程序中更新CMPA影子寄存器的值即可EPwm1Regs.CMPA.bit.CMPA new_duty_ratio * (EPwm1Regs.TBPRD 1);。实操心得在递增模式下CTRPRD事件发生在计数值从TBPRD归零的瞬间。如果你在此事件配置了动作由于其优先级高于CTR0它会在ZRO动作之前执行。如果你想在周期结束时做一个“清理”动作比如确保输出为低更安全的做法是在CAU事件拉低并确保CMPA的值永远不会大于TBPRD。或者使用后面介绍的“Active Low”配置。3.2 案例二递增-递减计数对称PWM中心对齐这种模式生成的PWM波形关于中心对称是电机控制如SVPWM和全桥/半桥变换器中的标准配置。其谐波特性更好电磁干扰EMI更低。波形特征PWM脉冲的中心与计数器的峰值TBPRD对齐。上升沿和下降沿分别由计数器递增和递减过程中与CMPA的比较事件产生。占空比 (TBPRD - CMPA) / TBPRD * 100% 具体公式取决于配置方式。配置思路时间基准TB配置设置为递增-递减模式TBCTL.CTRMODE TB_UPDOWN。计数器从0计数到TBPRD再递减回0如此循环。计数器比较CC配置同样将CMPA的装载点设置为CTR0或CTRPRD以实现同步更新。动作限定器AQ配置这是体现“对称”的关键。在计数器递增且等于CMPACAU事件时将EPWMxA置高AQCTLA.CAU AQ_SET。在计数器递减且等于CMPACAD事件时将EPWMxA拉低AQCTLA.CAD AQ_CLEAR。CTR0和CTRPRD事件通常配置为“无操作”。寄存器配置示例 生成一个10kHz的中心对称PWM占空比50%。TBCLK100MHz。计算TBPRD在Up-Down模式下PWM周期 2 * TBPRD * T_{TBCLK}。因此TBPRD (1/10kHz) / (2 * 10ns) 5000。计算初始CMPA对于中心对称且CAU置高、CAD拉低的配置当CMPA0时输出始终为低0%占空比当CMPATBPRD时输出始终为高100%占空比。50%占空比对应CMPA TBPRD / 2 2500。关键寄存器配置EPwm1Regs.TBPRD 5000; // 设置周期值 EPwm1Regs.TBCTL.bit.CTRMODE TB_COUNT_UPDOWN; // 递增-递减模式 // ... 其他TB、CC配置与案例一类似 EPwm1Regs.CMPA.bit.CMPA 2500; // 初始比较值A EPwm1Regs.AQCTLA.bit.CAU AQ_SET; // 递增匹配CMPA时置高 EPwm1Regs.AQCTLA.bit.CAD AQ_CLEAR; // 递减匹配CMPA时拉低 EPwm1Regs.AQCTLA.bit.ZRO AQ_NONE; EPwm1Regs.AQCTLA.bit.PRD AQ_NONE;波形分析计数器从0上升到2500CMPA时触发CAU事件输出变高继续上升到5000TBPRD后开始下降当下降到2500CMPA时触发CAD事件输出变低。这样高电平时间集中在周期中心形成对称波形。重要注意事项在Up-Down模式下配置对称PWM时必须注意CMPA/CMPB的取值边界以避免脉冲丢失或异常。官方文档给出了黄金法则如果你在CTR0时刻装载CMPA影子寄存器LOADAMODE CC_CTR_ZERO那么CMPA的值必须大于等于1。如果你在CTRPRD时刻装载CMPA影子寄存器LOADAMODE CC_CTR_PRD那么CMPA的值必须小于等于TBPRD-1。 这样做的目的是确保在每个PWM周期内至少有一个TBCLK周期的高电平或低电平脉冲。因为如果CMPA0且从0装载CAU事件在计数开始时立即触发而CAD事件在计数下降到0时触发两者几乎重合可能产生一个极窄的、系统无法识别的脉冲。遵循上述规则可以避免这种边界情况。3.3 案例三生成互补PWM与死区控制在驱动H桥或半桥电路时需要一对互补的PWM信号EPWMxA和EPWMxB来控制上下管并且必须插死区时间Dead Time以防止上下管直通短路。AQ模块结合CMPA和CMPB可以非常灵活地实现带死区的互补PWM。配置思路利用两个独立的比较寄存器CMPA和CMPB分别控制两个输出的边沿。例如让EPWMxA在CAU置高在CAD拉低让EPWMxB在CBU拉低在CBD置高。通过设置CMPB CMPA两者之间的差值CMPB - CMPA就自然形成了死区时间。寄存器配置示例基于Up-Down模式生成带死区的互补对称PWM 假设需要10kHz互补PWM死区时间为1usTBCLK100MHz (10ns)。计算TBPRD同上例TBPRD 5000。计算CMPA和CMPB假设目标占空比为60%。对于对称PWM高电平时间 2 * (TBPRD - CMPA)。设CMPA为控制EPWMxA下降沿CAD拉低和EPWMxB上升沿CBD置高的点。先求中心点对于60%占空比高电平计数值 0.6 * 2 * TBPRD 0.6 * 10000 6000。由于对称一侧高电平计数值为3000。因此从周期中心向两侧各延伸1500个计数。CMPA TBPRD - 1500 5000 - 1500 3500。这个点定义了EPWMxA的下降沿和EPWMxB的上升沿。死区时间1us对应100个TBCLK周期。设置CMPB CMPA 100 3600。这个点定义了EPWMxA的上升沿CAU置高和EPWMxB的下降沿CBU拉低。关键寄存器配置EPwm1Regs.TBPRD 5000; EPwm1Regs.TBCTL.bit.CTRMODE TB_COUNT_UPDOWN; // ... 其他TB配置 EPwm1Regs.CMPA.bit.CMPA 3500; EPwm1Regs.CMPB.bit.CMPB 3600; EPwm1Regs.CMPCTL.bit.SHDWAMODE CC_SHADOW; EPwm1Regs.CMPCTL.bit.SHDWBMODE CC_SHADOW; EPwm1Regs.CMPCTL.bit.LOADAMODE CC_CTR_ZERO; EPwm1Regs.CMPCTL.bit.LOADBMODE CC_CTR_ZERO; // 配置EPWMxA: CAU置高 CAD拉低 EPwm1Regs.AQCTLA.bit.CAU AQ_SET; EPwm1Regs.AQCTLA.bit.CAD AQ_CLEAR; // 配置EPWMxB: CBU拉低 CBD置高 与EPWMxA互补 EPwm1Regs.AQCTLB.bit.CBU AQ_CLEAR; EPwm1Regs.AQCTLB.bit.CBD AQ_SET;波形分析在计数器递增阶段当CTRCMPA(3500)时无动作EPWMxA未定义动作EPWMxB是CBD动作发生在递减阶段。当CTRCMPB(3600)时触发CBU事件将EPWMxB拉低此时EPWMxA仍为低。计数器到达峰值后递减当CTRCMPB(3600)时触发CBD事件将EPWMxB置高。当CTRCMPA(3500)时触发CAD事件将EPWMxA拉低。这样就形成了EPWMxA和EPWMxB两个互补的PWM波并且EPWMxA的下降沿比EPWMxB的上升沿早了100个TBCLK即1us这就是插入的死区时间。避坑指南使用AQ模块生成死区的优点是灵活死区时间可以通过CMPA和CMPB动态调整。但缺点是占用了两个比较寄存器。对于更传统、更简单的死区生成eHRPWM提供了专用的死区生成DB子模块它可以在AQ模块输出的原始PWM信号基础上自动插入可编程的上升沿延迟RED和下降沿延迟FED无需占用CMPB资源配置更直观。选择哪种方式取决于具体应用需求。如果死区需要动态变化或与占空比解耦用AQCMP方式更优如果死区固定或只需简单延迟用DB模块更节省资源。4. 高级应用与故障排查实录4.1 利用软件强制与连续强制进行调试和保护软件强制事件是AQ模块中一个强大的调试和保护工具。调试在系统初始化后PWM输出可能还未正确配置。你可以先使用连续软件强制模式将EPWMxA和EPWMxB强制输出为高电平或低电平以验证GPIO复用、时钟和模块使能是否正常。例如在初始化序列的最后执行EPwm1Regs.AQCSFRC.bit.CSFA AQCSF_FORCE_HI; // 连续强制EPWMxA为高 EPwm1Regs.AQCSFRC.bit.CSFB AQCSF_FORCE_LO; // 连续强制EPWMxB为低用示波器测量引脚如果能看到预期的电平说明基础配置正确。然后再清除强制切换到正常的PWM生成模式EPwm1Regs.AQCSFRC.bit.CSFA AQCSF_FORCE_NONE; EPwm1Regs.AQCSFRC.bit.CSFB AQCSF_FORCE_NONE;故障保护当外部故障信号通过Trip-Zone模块触发时可以在中断服务程序中立即使用一次性软件强制AQSFRC寄存器将PWM输出强制拉低或置为安全状态其响应速度远快于修改CMPA/B寄存器。例如void TZ_ISR(void) { EPwm1Regs.AQSFRC.bit.OTSFA AQSF_FORCE_LO; // 强制EPWMxA输出低 EPwm1Regs.AQSFRC.bit.OTSFB AQSF_FORCE_LO; // 强制EPWMxB输出低 // ... 清除故障标志等操作 }4.2 生成复杂脉冲序列与占空比超范围处理AQ模块的“翻转Toggle”动作和双比较寄存器可以生成更复杂的波形。例如在一个PWM周期内生成一个中心对称的脉冲脉冲的起始和结束由CMPA和CMPB分别控制。配置在Up-Down模式下设置AQCTLA.CAU AQ_TOGGLE,AQCTLA.CAD AQ_TOGGLE。同时将CMPA和CMPB设置为不同的值例如CMPA CMPB。波形计数器从0递增经过CMPA时第一次翻转假设从低翻高经过CMPB时第二次翻转从高翻低形成一个脉冲。递减时先经过CMPB无动作因为CBD未配置再经过CMPA时第三次翻转从低翻高。这里需要仔细设计因为递增和递减阶段都会触发CAU和CAD事件。要生成单个脉冲可能需要在递增阶段用CAU置高、CBU拉低递减阶段不动作。这展示了AQ配置的灵活性。另一个常见问题是如果CMPA或CMPB的值大于TBPRD会怎样AQ模块的行为取决于计数器模式递增模式如果CMPx TBPRD则CTRCMPx事件永远不会发生因为计数器最大只能到TBPRD。递减模式如果CMPx TBPRD则CTRCMPx事件会在CTRPRD计数器等于周期时发生。因为计数器从TBPRD开始递减如果CMPx等于或大于TBPRD那么计数器在起点就已经“匹配”了。递增-递减模式如果CMPx TBPRD则在递增和递减阶段都会在CTRCMPx点正常触发事件。如果CMPx TBPRD则CTRCMPx事件会在CTRPRD时触发优先级最低。经验之谈在动态调整占空比时务必对CMPA/B的新值进行限幅确保其落在[0, TBPRD]区间内对于Up-Down模式根据装载点可能需限制在[1, TBPRD-1]否则会导致脉冲丢失或行为异常。这是一个常见的软件Bug来源。4.3 典型问题排查与诊断技巧在实际开发中AQ模块相关的问题通常表现为PWM输出无信号、信号频率/占空比不对、或出现毛刺。无PWM输出检查时钟和使能首先确认ePWM模块的时钟是否使能PCLKCRx寄存器。确认TBCLK有正确的时钟输入检查TBCTL[HSPCLKDIV, CLKDIV]分频设置。检查计数器读取TBCNT寄存器的值看它是否在循环计数。如果TBCNT不变化检查TBCTL.CTRMODE是否被错误设置为停止模式TB_FREEZE。检查GPIO复用确认输出引脚GPIO已正确配置为ePWM功能而非普通GPIO或其他外设功能。检查AQ配置确认AQCTLA/B寄存器已正确配置了非“无操作”的动作。一个常见的疏忽是只配置了CAU而没有配置ZRO或PRD导致输出始终为默认电平通常为低。占空比不正确或不可调检查影子寄存器装载确保CMPCTL.LOADAMODE/BMO
