从16位到24位的“无中生有”硬核拆解DABL7606采集卡的DMA高速读取与过采样黑科技前言大家好我是ZLinear的硬件工程师。在之前的系列博文中我们从模拟前端的零漂移放大器一直拆解到ADC芯片的序列器与SPI时序。后台有做工控和上位机开发的读者问了一个非常“底层”的问题“张工你们的DABL7606采集卡标称分辨率是‘16bit/24bit双模式’这我就不懂了。ADC芯片的物理分辨率是固定的16位怎么摇身一变就成24位了另外8通道同步采样时那么大的数据吞吐量单片机是怎么做到一个字节不丢地传到上位机的”这个问题直击数据采集卡的“心脏”物理分辨率靠芯片有效分辨率靠算法数据不丢靠DMA实时上传靠多线程。今天我们继续“无公式、纯工程”的风格翻开《数据采集卡DABL-7606用户手册》和《7606代码分析》文档硬核拆解DABL7606底层的AD7606驱动逻辑、SPIDMA零开销读取机制以及那个让人惊叹的“16位扩展到24位”过采样黑科技。一、核心采集函数CONVST引脚的“跷跷板”游戏AD7606这颗芯片要做到8通道同步采样内部其实有8个独立的采样保持器S/H。要让它们同时“咔嚓”拍下快照全靠CONVST转换启动引脚的一个脉冲。底层驱动代码中核心采集函数非常精简但其时序要求极其严苛void ad7606_startConvert(void) { // 1. 拉高CONVST引脚 HAL_GPIO_WritePin(AD_CONVST_GPIO_Port, AD_CONVST_Pin, GPIO_PIN_SET); // 2. 延时 ≥40ns (168MHz主频下约7个空操作周期) __NOP();__NOP();__NOP();__NOP();__NOP();__NOP();__NOP(); // 3. 拉低CONVST引脚触发内部采样保持 HAL_GPIO_WritePin(AD_CONVST_GPIO_Port, AD_CONVST_Pin, GPIO_PIN_RESET); }工程拆解为什么是40nsDatasheet规定CONVST高电平脉宽必须大于40ns168MHz的STM32执行一条NOP大约需要6ns7条NOP刚好留出安全余量。拉低瞬间发生什么8个通道的采样保持开关同时断开输入电压被冻结在保持电容上。随后芯片内部的MUX依次把这8个通道的电压送到ADC核心进行逐次逼近比较。BUSY信号去哪了转换开始时BUSY会拉高大约3.2μs后转换完成BUSY自动拉低。我们在BUSY的下降沿触发外部中断进入下一步的DMA读取。二、DMA高速数据读取让CPU“躺平”的秘密8通道×16位 16字节。如果用CPU软SPI一位一位去读不仅要占用大量CPU时间还极易因中断抢占导致丢数据。DABL7606的方案是EXTI外部中断 SPI DMA。在外部中断服务程序EXTI2_IRQHandler中只有一句核心代码// 通过SPI1的DMA自动读取8通道×16位 16字节数据 HAL_SPI_Receive_DMA(hspi1, (uint8_t*)ad7606Data, 8);工程拆解零CPU开销DMA直接存储器访问控制器接管了SPI外设到内存SRAM的数据搬运工作。CPU在发出这条指令后就可以去干别的事了比如跑通信协议栈完全不需要参与每一个字节的读取。时间就是生命这是整个系统中时间要求最严格的ISR中断服务程序。在100KSPS的采样率下每10μs就会来一次中断必须在下一个采样周期到来前完成16字节的读取DMA是唯一的解法。数据格式读回来的数据存入int16_t ad7606Data[8]数组范围是±32768对应±满量程电压±5V或±10V。三、16位到24位的“无中生有”过采样黑科技重头戏来了。AD7606物理上是16位ADC怎么在软件上变成24位答案就在《7606代码分析》文档中总结的256点累加不除有效位数 ENOB ≈ 19-20位。这到底是怎么做到的1. 理论基础噪声也可以是“朋友”根据信号处理理论每增加4倍过采样率分辨率可以提升1位信噪比提升6dB。如果我们对信号进行256倍过采样$4^4256$理论上就可以多出4位分辨率从16位变成20位2. 工程实现256点滑动平均与累加在DABL7606的固件中实现方式非常巧妙滑动平均滤波对连续256个采样点求平均值。这一步把高频噪声削平了信噪比提升了约24dB。精度扩展累加不除正常平均是“累加后除以256”右移8位。但如果我们不除呢16位的数据累加256次最大会变成 $16位 8位 24位$这就是“16bit变24bit”的核心魔法。我们用一个更大的uint32_t容器去装这个累加值保留了那些原本会被移位移掉的“小数位”次 LSB信息。3. 代价是什么天下没有免费的午餐。256点过采样的代价是有效采样率下降。AD7606硬件最高能跑200KSPS如果做256倍过采样实际输出的有效24位数据率会降到 $200K / 256 \approx 781.25Hz$。这就是为什么手册里写“24位模式采样速率10Hz”的原因——为了极致的精度我们牺牲了速度。对于温度、压力、应变等缓变信号这招简直完美。四、数据洪流的安全坝SRAM/Flash/FRAM三级存储有了高速的DMA和聪明的过采样算法数据源源不断地产生。如果上位机突然卡顿或者网线断了数据怎么办DABL7606设计了一套“三级存储”架构存储介质容量/类型核心作用读写特点SRAM8MB实时波形缓存、连续记录仪速度极快断电丢失用于DMA双缓冲FLASH32MB长期离线历史数据记录容量大断电保存按页擦写FRAM铁电存储设备参数、标定系数、掉电保护无限次擦写按字节读写像RAM一样快的ROM在RTOSRT-Thread的调度下系统会优先把DMA搬来的数据塞进SRAM的环形队列。一旦SRAM快满了后台线程会把数据搬进Flash长久保存。而FRAM则时刻保存着当前的量程、校准系数、IP地址等关键参数确保哪怕突然断电下次上机依然记得“我是谁”。五、不仅能“采”还能“发”DDS与PWM的联动DABL7606不只是一个被动记录员它还能主动输出控制信号。在ADC中断服务程序中有这样一句注释// 方式2: 也可在此处直接触发DDS DAC更新// ddsDac_tim_task(); // ADC数据就绪 → 更新DAC输出这就是所谓的闭环控制。系统不仅通过ADC采集传感器的反馈值还通过内部的DDS直接数字频率合成算法配合10位PWM RC低通滤波器DAC实时输出4通道0-5V的模拟控制电压。相位累加器查表法的DDS合成让频率分辨率小于0.1Hz。这意味着你可以用这块卡不仅采集电机转速还能直接输出一个极其平滑的低频正弦波去驱动执行机构。六、总结硬件是骨架算法是灵魂技术点实现方式性能指标高速ADC采集SPI1 DMA 外部中断100KSPS, 8通道同步CPU零开销过采样滤波256点滑动平均信噪比提升 ~24dB24位精度扩展256点累加不除有效位数 ENOB ≈ 19-20位非易失存储FRAM Flash分层参数掉电保存, 数据长期记录校准系统两点线性插值 系数修正精度可达 0.1% FSR写到这里我希望大家明白一件事一块优秀的工业数据采集卡绝不是把几颗芯片拼在一起那么简单。它是硬件架构CONVST时序、DMA流、软件算法过采样扩展、DDS合成和系统设计RTOS调度、三级存储的完美融合。16位到24位的跨越不是魔术是对底层数据流的极致把控。ZLinear把这套从底层驱动到过采样算法的代码全部开源就是希望你在做高精度采集系统时不再只停留在“调库”的阶段而是真正看懂数据在芯片之间是如何流淌的。如果你在实现过采样算法时遇到了数据抖动或者对DMA双缓冲的切换有疑问欢迎在评论区留言交流。我们一起把数据采集这门手艺练到极致
