“ 与软件漏洞相比硬件漏洞具有以下特点芯片流片之后修复成本极高、硬件状态空间巨大测试难度远高于软件许多漏洞需要复杂的指令序列才能触发。传统硬件模糊测试通常依赖随机指令生成和规则驱动的测试程序。然而这些方法往往难以生成复杂且语义合理的指令组合从而限制了漏洞挖掘能力。为了解决这一问题论文提出GenHuzz一种结合生成式语言模型与强化学习的硬件模糊测试框架。其目标是自动学习指令语义并生成高质量测试程序从而更高效地发现硬件漏洞。 ”论文标题GenHuzz: An Efficient Generative Hardware Fuzzer发表时间34th USENIX Security Symposium2025作者单位达姆施塔特工业大学、德克萨斯农工大学 开源代码 https://zenodo.org/records/1472763201—方法介绍GenHuzz 的核心思想是利用生成式模型自动学习指令语义并通过强化学习不断优化测试程序生成策略。整体框架可以分为三个阶段① 生成式 Fuzzer 初始化训练语言模型生成合法的 RISC-V 汇编程序。② 硬件引导强化学习根据硬件执行反馈优化生成策略。③ 漏洞检测通过参考模型对比发现硬件设计缺陷。图 1. GenHuzz概述图小结GenHuzz 将传统“随机测试”升级为“学习驱动测试”。02—关键机制生成式硬件 Fuzzer将语言模型用于自动生成汇编测试程序。硬件引导强化学习利用硬件执行反馈动态优化生成策略。指令语义建模学习多条指令之间的数据依赖与控制关系。高效状态空间探索相比随机方法能更高效地触发复杂执行路径。模块设计思路作用生成式 Fuzzer利用语言模型生成汇编程序产生语义合理的测试输入硬件引导强化学习利用硬件覆盖率作为奖励信号优化测试生成策略Reset 机制定期重置策略避免陷入局部最优参考模型比对与 ISA 规范模型进行对比检测硬件实现错误小结通过硬件反馈驱动模型学习GenHuzz 能探索更复杂的处理器状态空间。03—实验结果实验制备了五百万条随机生成的指令作为训练数据集其中包含了基本的RISC-V 32位和64位指令集架构ISA及其扩展包括整数乘除法指令、单精度浮点指令、原子指令、压缩指令以及机器级指令。主要实验结果如下。1覆盖率评估。实验涵盖三个RISCV内核RocketChip、Boom和CVA6结果见图2-3。在所有内核和评估指标上GenHuzz的表现均优于Cascade在RocketChip上即使在测试用例大幅增加高达10万个的情况下GenHuzz仍保持其优越的覆盖率。图2. GenHuzz与Cascade之间的覆盖度基准测试图3. 在RocketChip上的覆盖度基准测试2检测漏洞和bug能力评估。如表1所示在测试的内核中GenHuzz发现了10个新的漏洞和错误。此外GenHuzz仅用50000个测试用例就成功触发了所有之前报告过的漏洞和缺陷这表明其在漏洞和缺陷检测方面具有强大的能力。表2. 检测到的漏洞和缺陷最大CVSS评分为10小结新型白盒硬件模糊测试器GenHuzz旨在与被测设备DUT进行主动交互以优化其模糊测试策略从而在有限的测试用例下显著提升漏洞和缺陷检测能力。通过利用基于定制语言模型的模糊测试器并结合硬件引导的强化学习HGRL框架GenHuzz相较于现有模糊测试器实现了更广泛的硬件状态覆盖。 总结GenHuzz 的重要贡献在于将生成式模型与强化学习引入硬件模糊测试领域。该方法证明通过学习指令语义可以自动生成更高质量的测试程序从而显著提升硬件漏洞挖掘效率。这一研究为未来的智能化硬件验证与安全测试提供了新的方向。 欢迎留言讨论你认为生成式模型是否会成为未来硬件验证的重要工具AI 驱动的 Fuzzing 是否会成为漏洞挖掘的主流方法 点赞 收藏 分享你的支持是我们持续解析高水平软件安全论文的最大动力
