1. 揭开DUMMY图形的神秘面纱CMOS版图的隐形保镖第一次听说DUMMY图形时我还以为是什么假图形——毕竟dummy在英文里就是假人的意思。直到亲眼见证一次芯片流片失败才真正理解这些看似多余的图形有多重要。那次我们有个90nm工艺的芯片因为金属层密度不均匀导致刻蚀时出现碟形凹陷整批晶圆直接报废。后来在问题区域补上dummy metal后良品率立刻从35%飙升到92%。这个教训让我明白DUMMY图形就像芯片制造过程中的隐形保镖平时不显山露水关键时刻却能挽救整个项目。从本质上说DUMMY图形是为了满足制造工艺需求而添加的非功能性结构。它们不参与电路工作却直接影响着芯片的可制造性和性能稳定性。现代CMOS工艺中DUMMY主要解决三大难题刻蚀均匀性、光刻邻近效应和噪声干扰。举个例子在28nm工艺中金属层密度要求控制在30%-70%之间如果某区域实际密度只有15%刻蚀液就会过度腐蚀该区域反之若达到85%又会导致刻蚀不足。这时就需要通过dummy metal来填平密度差异。2. DUMMY图形的三大战场实战场景深度剖析2.1 对抗刻蚀不均匀的金属层布局在40nm工艺项目中我们遇到过金属层M1出现鼠咬现象——某些区域的金属线宽度比设计值小了20%。根本原因是周围有大面积空白区域导致刻蚀速率不均匀。解决方法是在空白区添加dummy metal但这里有个关键技巧dummy必须做成非规则图形。如果整齐排列反而会引入新的光刻问题。我们的经验是采用碎饼干式布局def generate_dummy_metal(width, height): # 生成随机分布的dummy金属块 block_size 0.5 # 单位um for x in random_positions(width, height): draw_rect(x, y, block_size, block_size) add_via_to_ground() # 接地避免浮空效应特别注意dummy metal到实际走线的间距要遵守设计规则。以TSMC 28nm为例这个间距通常不小于最小线宽的1.5倍。太近会影响信号完整性太远又起不到调节密度的作用。2.2 光刻邻近效应的破解之道做65nm工艺的电阻阵列时边缘电阻的阻值总是比中心电阻高8%-10%。这是因为光刻时边缘图形受到的衍射与中心不同。后来我们在阵列外围添加dummy resistor后差异降到了1%以内。这里有个细节dummy resistor必须与真实电阻保持相同的环境。也就是说相同的间距和走向相同的周边金属覆盖率相同的阱接触方式下表展示了某次实验的数据对比配置方式中心电阻(Ω)边缘电阻(Ω)差异率无dummy100210989.6%单边dummy100510322.7%全包围dummy100110030.2%2.3 噪声隔离的铜墙铁壁处理10Gb/s SerDes电路时时钟线对串扰特别敏感。我们在实际走线两侧添加了接地的dummy metal wall效果立竿见影近端串扰降低18dB眼图张开度提升35%时序抖动减少42%关键技巧是采用三明治结构上下两层用M2和M4做屏蔽左右两侧用M3的dummy线。所有屏蔽层都通过密集的via连接到干净的地平面形成法拉第笼效应。这里要注意避免形成环形电流路径否则可能引入新的磁场干扰。3. 模块化设计实战不同器件的DUMMY策略3.1 MOS管的双重防护体系在45nm SOI工艺中我们对核心MOS管采用双环dummy方案第一层距离active区0.2um处放置dummy poly保持与真实栅极相同的pitch两端连接至相应电位NMOS连VSSPMOS连VDD第二层在0.5um处布置guard ringNMOS用P型环接VSSPMOS用N型环接VDD接触孔间距不超过2um这种设计使阈值电压波动从±40mV降到±8mV。有个容易忽略的细节dummy poly的密度也要控制通常建议保持在50%-70%之间否则会影响后续的化学机械抛光(CMP)工序。3.2 电阻阵列的噪声防火墙设计精密ADC的匹配电阻时我们采用五重防护外围dummy电阻与真实电阻同尺寸底部Nwell接高电位形成PN结隔离四周衬底接触每5um一个接触孔顶部金属屏蔽层接干净电源场氧隔离槽深度≥0.3um实测表明这种结构能将环境噪声影响降低到0.05%以下。特别提醒Nwell电阻的宽度要足够通常≥5um否则光生载流子会导致阻值漂移。我们在28nm工艺上做过对比测试Nwell宽度光照下阻值变化3um-12%5um-3.8%7um-1.2%3.3 电容匹配的对称艺术在PLL的滤波电容阵列中dummy cap的布置要遵循镜像对称原则阵列两端各放置50%尺寸的dummy上下两侧放置75%尺寸的dummy对角线方向保持完全对称这样做的目的是使所有真实电容处于相同的边缘环境中。有个实际案例某次我们只在单边加了全尺寸dummy结果电容值呈现梯度变化从远离dummy端到靠近dummy端相差6%。改为双边对称布置后差异降到了0.7%以内。4. 进阶设计考量工艺节点间的差异陷阱28nm和40nm工艺在dummy设计上有个关键区别28nm开始要求考虑双重图形技术(DPT)的影响。这意味着dummy图形必须考虑分割掩模的边界限制不能出现某些只在单重曝光中存在的特殊图形密度检查要分别针对两种掩模进行我们曾踩过这样的坑在28nm工艺中一组dummy metal在Mask A上形成密集线条在Mask B上却是孤立图形导致显影后出现线条宽度波动。后来改用棋盘式布局解决了这个问题。另一个容易忽视的点是先进工艺中dummy图形的加入可能影响寄生参数提取。建议在LVS通过后先用简化模型快速验证dummy的影响再做完整的RC提取。有些EDA工具提供dummy-aware extraction功能可以准确计算dummy结构带来的寄生效应。
